崗位職責(zé):
1.信號處理算法實(shí)現(xiàn):負(fù)責(zé)超聲成像系統(tǒng)中的FPGA信號處理算法實(shí)現(xiàn),包括波束合成(Beamforming)、諧波成像、數(shù)字濾波、實(shí)時數(shù)據(jù)流處理等
2.接口設(shè)計(jì)與優(yōu)化:優(yōu)化高速ADC接口(如JESD204B)、LVDS、DDR存儲控制等硬件接口設(shè)計(jì),掌握PCIE、JESD、DDR3/DDR4等高速接口,以及I2C、SPI、LVDS等通信協(xié)議。
3與硬件工程師共同完成FPGA選型與架構(gòu)設(shè)計(jì),以及FPGA與其他硬件設(shè)備的接口設(shè)計(jì)與集成
4.系統(tǒng)控制與調(diào)試:參與超聲發(fā)射/接收時序控制,多陣元探頭的激勵與回波采集
5.配合臨床樣機(jī)調(diào)試,解決EMI、時序收斂、資源優(yōu)化等問題
6.性能優(yōu)化:深入理解系統(tǒng)需求,進(jìn)行資源評估和性能優(yōu)化,包括功耗、資源占用、處理速度等方面。使用Vivado/Quartus進(jìn)行RTL設(shè)計(jì)、仿真(ModelSim)、時序約束(SDC)及功耗分析
7.文檔編寫與團(tuán)隊(duì)協(xié)作:撰寫詳細(xì)的FPGA技術(shù)文檔,包括設(shè)計(jì)規(guī)范和單元測試方案。與其他研發(fā)職能(軟件、硬件、系統(tǒng)、測試工程師)緊密協(xié)作,共同進(jìn)行系統(tǒng)功能集成、調(diào)試等活動,確保系統(tǒng)功能實(shí)現(xiàn)
8.參與超聲產(chǎn)品全生命周期工作,全方位了解產(chǎn)品從策劃到上市的全流程。
崗位要求
1.本科以上學(xué)歷,3年以上相關(guān)工作經(jīng)驗(yàn),電子工程/通信/微電子等相關(guān)專業(yè)。有醫(yī)療超聲、雷達(dá)、聲吶等實(shí)時信號處理項(xiàng)目經(jīng)驗(yàn)者優(yōu)先??
2.熟練掌握VHDL或Verilog等FPGA硬件描述語言,能夠獨(dú)立承擔(dān)FPGA模塊設(shè)計(jì)開發(fā)工作;熟練掌握FPGA開發(fā)工具,如Xilinx/Vivado/Quartus/ModelSim等;了解ISE/Quartus/LiberoIDE等FPGA開發(fā)工具使用方法
3.具備扎實(shí)的數(shù)字電路設(shè)計(jì)和調(diào)試能力,熟悉PCIe/DDR等常用通信接口協(xié)議。掌握一定的模擬電路知識
4.掌握數(shù)字信號處理、圖像處理等知識;了解超聲成像原理與信號處理技術(shù)。對數(shù)字信號可靠性有較深理解,對數(shù)字信號處理算法理論和信噪比等概念有較深理解
5.熟悉醫(yī)療器械相關(guān)法規(guī)和標(biāo)準(zhǔn),熟悉醫(yī)療器械產(chǎn)品開發(fā)流程者優(yōu)先
6.具備良好的人際溝通能力和團(tuán)隊(duì)合作精神,有較強(qiáng)責(zé)任心,善于學(xué)習(xí)