崗位職責(zé):
1、負(fù)責(zé)新算法和新技術(shù)的調(diào)研、論證(主要為電子對(duì)抗領(lǐng)域技術(shù),包括雷達(dá)信號(hào)處理算法、雷達(dá)/通信干擾算法、雷達(dá)/通信偵察算法等),并結(jié)合產(chǎn)品實(shí)際應(yīng)用背景,分析和評(píng)估算法性能及可行性;
2、參與公司相關(guān)產(chǎn)品的核心算法研發(fā),具體負(fù)責(zé)算法設(shè)計(jì)、仿真驗(yàn)證、算法優(yōu)化、開(kāi)發(fā)實(shí)現(xiàn)、內(nèi)外場(chǎng)試驗(yàn)驗(yàn)證;
3、聯(lián)合FPGA工程師、嵌入式工程師、軟件工程師完成算法在相應(yīng)平臺(tái)的移植、開(kāi)發(fā)、聯(lián)調(diào)測(cè)試以及內(nèi)外場(chǎng)試驗(yàn)驗(yàn)證;
4、負(fù)責(zé)相關(guān)技術(shù)文檔(包括設(shè)計(jì)方案、測(cè)試大綱等)的撰寫(xiě)以及歸檔工作。
任職要求:
1、計(jì)算機(jī)、數(shù)學(xué)、通信、電子、自動(dòng)化、雷達(dá)等相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷;
2、具備較好的數(shù)學(xué)基礎(chǔ),熟悉數(shù)據(jù)分析、信號(hào)處理等相關(guān)技術(shù);
3、具備ZYNQ、FPGA、DSP等常用信號(hào)處理平臺(tái)的開(kāi)發(fā)使用經(jīng)驗(yàn);
4、掌握C/C++、Verilog其中至少一種開(kāi)發(fā)語(yǔ)言,熟悉Matlab;
5、具備良好的學(xué)習(xí)能力、文獻(xiàn)查閱能力、書(shū)面與口頭表達(dá)能力、邏輯分析能力,思路清晰、熱愛(ài)鉆研、具有創(chuàng)造性思維、善于發(fā)現(xiàn)問(wèn)題;
6、具有良好的團(tuán)隊(duì)意識(shí)、責(zé)任心強(qiáng)、工作認(rèn)真負(fù)責(zé)。