崗位職責(zé):
1. 負(fù)責(zé)數(shù)字信號處理硬件平臺實現(xiàn);
2. 參與公司系統(tǒng)或單片機產(chǎn)品研制;
3. 負(fù)責(zé)各功能模塊的編寫、仿真、時序約束/分析、RTL代碼的邏輯綜合、
調(diào)試、測試;
4. 項目相關(guān)文檔撰寫和維護,項目相關(guān)代碼、工程維護。
任職要求:
1. 電子工程、微電子學(xué)、通信、數(shù)字信號處理相關(guān)專業(yè),研究生及以上學(xué)歷;
2. 熟練使用Verilog語言,有實際FPGA代碼編寫經(jīng)驗;
3. 了解DSP編成環(huán)境,且具有DSP編程能力;
4. 熟悉Xilinx或Altera等公司的FPGA/CPLD器件;
5. 熟悉TI公司的DSP器件;
6. 熟練使用電路圖畫圖軟件;
7. 熟練使用FPGA設(shè)計工具;
8. 可熟練閱讀英文手冊,具有良好的代碼編寫習(xí)慣,良好的技術(shù)文檔編寫能力;
9. 具有良好的團隊合作精神,具有良好的道德觀,有強烈地實現(xiàn)自我價值的愿望;
10. 本職位可接收應(yīng)屆畢業(yè)生。
具體薪資待遇面談
以下從優(yōu):
1. 有GTX, SRIO,網(wǎng)絡(luò),PCIe,CPCI等接口開發(fā)經(jīng)驗者優(yōu)先;
2. 熟悉模擬電路;
3. 熟悉高速ADC采樣;
4. 具有數(shù)字信號處理基礎(chǔ);
5. 使用MATLAB進行算法及系統(tǒng)仿真;
6. 具有射頻電路基礎(chǔ)。
職位福利:五險一金、年終分紅、餐補、節(jié)日福利、績效獎金、年底雙薪、定期體檢、高溫補貼