一 、職責(zé)描述
1.負(fù)責(zé)FPGA系統(tǒng)的頂層架構(gòu)設(shè)計(jì),分析系統(tǒng)需求,進(jìn)行系統(tǒng)分解、模塊劃分,主導(dǎo)制定FPGA的技術(shù)方案
2.熟悉FPGA開發(fā)各個(gè)環(huán)節(jié),算法實(shí)現(xiàn)與優(yōu)化
3.精通VHDL/VerilogHDL設(shè)計(jì)軟件,熟悉Xilinx 7系列及以上FPGA的設(shè)計(jì)與系統(tǒng)調(diào)試
4.負(fù)責(zé)指導(dǎo)PCB布局布線并檢查,產(chǎn)品系統(tǒng)聯(lián)調(diào)、軟硬件聯(lián)調(diào)
5.負(fù)責(zé)制定FPGA相關(guān)的設(shè)計(jì)指導(dǎo)及規(guī)范,對(duì)產(chǎn)品研發(fā)過程的資料進(jìn)行整理與歸檔
二、任職資格
1.本科以上學(xué)歷,五年以上FPGA產(chǎn)品設(shè)計(jì)工作經(jīng)驗(yàn)優(yōu)先;
2.精通FPGA系統(tǒng)架構(gòu)設(shè)計(jì)(DSP/GPU/CPU協(xié)同處理架構(gòu))
3.熟練掌握VHDL/Verilog語言,具備良好的編碼規(guī)范,并具備時(shí)序分析、約束和優(yōu)化的實(shí)戰(zhàn)能力
4.熟練掌握Xilinx系列FPGA開發(fā)設(shè)計(jì)流程
5.熟練使用Vivado、Modelsim等常用開發(fā)工具
6.熟悉示波器、信號(hào)源、頻譜儀等常用調(diào)試工具
7.豐富的FPGA應(yīng)用經(jīng)驗(yàn):高速通信(如以太網(wǎng)、PCIe)、信號(hào)處理(如數(shù)字上下變頻、基帶處理算法)、圖形處理、嵌入式系統(tǒng)
8.較強(qiáng)的溝通能力、學(xué)習(xí)能力