崗位職責(zé):
1、主導(dǎo)SoC架構(gòu)定義,包括ARM/RISC-V、 IP選型(如外設(shè)接口)、總線協(xié)議(AXI/AHB)及功能模塊劃分,需輸出《頂層規(guī)格文檔》。
2、牽頭MCU芯片多內(nèi)核架構(gòu)設(shè)計與低功耗方案落地(如DVFS動態(tài)調(diào)頻等),基于客戶需求制定產(chǎn)品技術(shù)規(guī)范,并結(jié)合行業(yè)技術(shù)演進趨勢,規(guī)劃中長期產(chǎn)品技術(shù)路線圖;
3、統(tǒng)籌研發(fā)團隊技術(shù)能力建設(shè),組織制定并實施技術(shù)培訓(xùn)計劃(如RISC-V架構(gòu)遷移等),沉淀《設(shè)計規(guī)范》《IP復(fù)用指南》《驗證策略白皮書》等標(biāo)準(zhǔn)化文檔;運用OKR/KPI等目標(biāo)管理工具分解研發(fā)目標(biāo),保障項目按里程碑節(jié)點有序推進;
4、編制研發(fā)項目甘特圖,監(jiān)控關(guān)鍵路徑節(jié)點進度,建立技術(shù)風(fēng)險識別與預(yù)警機制;
5、協(xié)同前端設(shè)計、后端物理實現(xiàn)、嵌入式軟件及系統(tǒng)應(yīng)用團隊,推動軟硬件協(xié)同開發(fā)與聯(lián)合調(diào)試,保障芯片功能完整性與系統(tǒng)級交付質(zhì)量;
6、統(tǒng)籌研發(fā)預(yù)算編制與執(zhí)行,優(yōu)化第三方IP采購策略,合理控制流片成本與研發(fā)資源投入。
任職要求:
1、碩士及以上學(xué)歷,電子工程、微電子、計算機等相關(guān)專業(yè);具備8年以上SoC或MCU芯片數(shù)字設(shè)計經(jīng)驗,主導(dǎo)或核心參與至少3次成功流片項目(覆蓋28nm及更先進工藝節(jié)點者優(yōu)先);
2、精通數(shù)字IC全流程設(shè)計與驗證,熟練掌握RTL設(shè)計(Verilog/SystemVerilog)、UVM驗證方法學(xué)、邏輯綜合、靜態(tài)時序分析等,熟悉Cadence、Synopsys主流EDA工具鏈;
3、熟悉車規(guī)級芯片開發(fā)要求,具備相關(guān)設(shè)計或驗證經(jīng)驗者優(yōu)先;
4、具備Python/Perl/Tcl等腳本開發(fā)能力,可自主構(gòu)建自動化設(shè)計/驗證流程;擁有FPGA原型驗證經(jīng)驗;
5、具備跨職能團隊協(xié)作經(jīng)驗,能清晰傳達技術(shù)方案、推動問題閉環(huán),有穩(wěn)定交付能力與結(jié)構(gòu)化問題解決能力。