崗位職責(zé):
1. 負(fù)責(zé)芯片中端全流程設(shè)計(jì),涵蓋sdc,upf,綜合,形式驗(yàn)證,low power驗(yàn)證,sta timing check及timing 收斂等核心環(huán)節(jié),確保設(shè)計(jì)符合性能、功耗、面積(PPA)目標(biāo)。
2. 主導(dǎo)先進(jìn)工藝節(jié)點(diǎn)下的中端實(shí)現(xiàn)方案制定,解決中端設(shè)計(jì)中的low power驗(yàn)證、時(shí)序收斂等關(guān)鍵問(wèn)題。
3. 負(fù)責(zé)top sdc的書寫,包括clock定義,timing exception的設(shè)置,接口協(xié)議時(shí)序的設(shè)置。
4. 負(fù)責(zé)flatten sdc的書寫,有能力將block sdc轉(zhuǎn)化成top flatten sdc,并保證和block sdc的一致性。
5. 負(fù)責(zé)中端設(shè)計(jì)工具的優(yōu)化使用,提升設(shè)計(jì)效率與質(zhì)量;沉淀中端設(shè)計(jì)經(jīng)驗(yàn),輸出技術(shù)文檔與最佳實(shí)踐。
6. 指導(dǎo)團(tuán)隊(duì)成員開展中端設(shè)計(jì)工作,推動(dòng)團(tuán)隊(duì)技術(shù)能力提升。
任職要求:
1. 本科及以上學(xué)歷,電子科學(xué)與技術(shù)、微電子學(xué)與固體電子學(xué)、集成電路工程等相關(guān)專業(yè)。
2. 熟練掌握dc,genus,formality,conformal,vclp,pt,xtop等中端設(shè)計(jì)工具,具備工具腳本(Tcl/Perl/Python)開發(fā)與優(yōu)化能力。 深入理解時(shí)序分析、時(shí)序收斂、功耗優(yōu)化方法,能獨(dú)立解決復(fù)雜項(xiàng)目中的中端技術(shù)難題。
3. 5年以上芯片中端設(shè)計(jì)工作經(jīng)驗(yàn),具備12nm/7nm以下先進(jìn)工藝量產(chǎn)項(xiàng)目經(jīng)驗(yàn),熟悉該工藝的Design Rule、Library特性要求。
4. 精通大型AI,GPGPU芯片架構(gòu)及中端設(shè)計(jì)要點(diǎn),有完整的大型AI,GPGPU芯片從實(shí)現(xiàn)到流片量產(chǎn)的全流程經(jīng)驗(yàn)者優(yōu)先。