崗位職責(zé):
1. 負(fù)責(zé)Verilog語言編譯器相關(guān)模塊的設(shè)計、開發(fā)和維護
2. 實現(xiàn)Verilog代碼的解析、語法分析及基礎(chǔ)語義檢查
3. 參與編譯器與仿真平臺的數(shù)據(jù)接口開發(fā)工作
4. 協(xié)助完成編譯器的功能測試、驗證與基礎(chǔ)性能優(yōu)化
5. 編寫技術(shù)文檔和用戶手冊
任職要求:
1、本科及以上學(xué)歷,計算機科學(xué)、電子工程、軟件工程、電子信息、通信工程等相關(guān)專業(yè)
2、精通C/C++,具備軟件開發(fā)經(jīng)驗
3、熟悉Verilog語言規(guī)范和語義
加分項:
4、了解電路仿真原理和SPICE算法
5、掌握Python、Perl等腳本語言
技術(shù)知識儲備:
6、軟件工程和設(shè)計模式
7、單元測試和持續(xù)集成
8、Linux/Ubuntu系統(tǒng)開發(fā)經(jīng)驗
個人能力:
l 優(yōu)秀的系統(tǒng)架構(gòu)設(shè)計能力
l 強大的問題分析和解決能力
l 良好的代碼質(zhì)量意識和編程規(guī)范
l 良好的團隊協(xié)作和溝通能力
l 英文技術(shù)文檔閱讀和撰寫能力
工作經(jīng)驗:
2年以上相關(guān)軟件開發(fā)經(jīng)驗
有編譯器、求解器或EDA工具開發(fā)經(jīng)驗者優(yōu)先
有學(xué)術(shù)論文發(fā)表或開源項目貢獻者優(yōu)先