中科星圖下屬企業(yè)招聘
崗位職責(zé)
1. 硬件設(shè)計(jì)與開發(fā)
o 負(fù)責(zé)通信設(shè)備(如基帶板卡、射頻模塊)的原理圖設(shè)計(jì),完成PCB布局布線和審核。
o 主導(dǎo)器件選型與BOM清單編制,確保符合高速信號(hào)完整性要求(如DDR、PCIe接口)。
o 制定硬件測(cè)試方案,完成信號(hào)質(zhì)量分析(眼圖、抖動(dòng)測(cè)試)及EMC/EMI合規(guī)性驗(yàn)證。
2. 硬件生產(chǎn)與交付
o 跟進(jìn)PCB制板、SMT貼片、三防涂覆等工藝環(huán)節(jié)。
o 編制生產(chǎn)指導(dǎo)文件(如SMT程序、測(cè)試工裝說(shuō)明)。
o 分析生產(chǎn)異常(如虛焊、短路),輸出報(bào)告并推動(dòng)工藝改進(jìn)。
3. 硬件調(diào)試與問題閉環(huán)
o 使用示波器、邏輯分析儀等工具定位硬件故障(如電源紋波超標(biāo)、時(shí)鐘失鎖)。
o 主導(dǎo)信號(hào)鏈路調(diào)試,優(yōu)化鏈路預(yù)算(如增益分配、噪聲系數(shù))。
o 協(xié)同軟件團(tuán)隊(duì)完成硬件-軟件聯(lián)合調(diào)試,解決接口時(shí)序不匹配問題。
4. FPGA嵌入式開發(fā)
o 基于Xilinx/Intel FPGA開發(fā)通信協(xié)議處理邏輯(如以太網(wǎng)MAC、JESD204B接口)。
o 編寫Verilog/VHDL代碼,實(shí)現(xiàn)數(shù)字上下變頻(DUC/DDC)、濾波器等信號(hào)處理算法。
o 搭建FPGA測(cè)試平臺(tái),完成時(shí)序約束、資源利用率優(yōu)化(如LUT使用率<70%)。
5. 技術(shù)文檔與協(xié)同
o 輸出硬件設(shè)計(jì)文檔、生產(chǎn)測(cè)試報(bào)告、FPGA開發(fā)說(shuō)明等標(biāo)準(zhǔn)化文件。
o 參與跨部門技術(shù)評(píng)審,與結(jié)構(gòu)、射頻、驅(qū)動(dòng)工程師對(duì)接接口需求。
任職要求
1. 硬性條件
o 本科及以上學(xué)歷,電子工程、通信工程、微電子等相關(guān)專業(yè)。
o 3年以上硬件開發(fā)經(jīng)驗(yàn),其中至少1年FPGA開發(fā)經(jīng)驗(yàn),有通信設(shè)備(如5G小基站、衛(wèi)星通信和特種領(lǐng)域通信)項(xiàng)目經(jīng)驗(yàn)者優(yōu)先。
o 精通Cadence/Altium Designer原理圖設(shè)計(jì),熟悉Orcad/PADS者加分。
o 掌握Verilog/VHDL語(yǔ)言,熟悉Vivado/Quartus開發(fā)環(huán)境。
2. 技術(shù)能力
o 硬件能力:
§ 熟練設(shè)計(jì)高速數(shù)字電路(如10G+速率),具備SI/PI仿真經(jīng)驗(yàn)。
§ 熟悉電源完整性(PDN)設(shè)計(jì),能解決地彈、串?dāng)_等問題。
§ 了解DFM(可制造性設(shè)計(jì))原則,能優(yōu)化PCB拼版、阻抗控制。
o FPGA能力:
§ 熟悉AXI總線、DMA傳輸?shù)菼P核集成。
§ 能使用SignalTap/ChipScope進(jìn)行在線調(diào)試。
§ 了解HLS(高層次綜合)開發(fā)流程者加分。
3. 工具與認(rèn)證
o 熟練使用示波器(如R&S RTO系列)、頻譜儀、網(wǎng)絡(luò)分析儀等測(cè)試設(shè)備。
o 持有PCB設(shè)計(jì)認(rèn)證(如IPC CID)或FPGA開發(fā)認(rèn)證(如Xilinx FPGA Design)者優(yōu)先。
4. 軟性素質(zhì)
o 具備問題溯源能力,能通過(guò)現(xiàn)象快速定位硬件/FPGA底層問題。
o 適應(yīng)高強(qiáng)度調(diào)試工作,具備在壓力下解決產(chǎn)線突發(fā)問題的能力。
o 良好的英文技術(shù)文檔讀寫能力,能閱讀芯片數(shù)據(jù)手冊(cè)。