滿足其一即可：
1. 負(fù)責(zé)芯片模塊級或頂層從Netlist到GDSII的全流程物理實(shí)現(xiàn)，涵蓋Floorplan、Power Planning、Placement & Routing（PnR）、Clock Tree Synthesis（CTS）等核心環(huán)節(jié)；
2. 負(fù)責(zé)芯片靜態(tài)時序分析（STA）和signoff、確保時序指標(biāo)收斂， 低功耗設(shè)計和形式驗證檢查；
3. 負(fù)責(zé)芯片IREM分析與Sign-Off，涵蓋靜態(tài)/動態(tài)IR壓降、電源網(wǎng)絡(luò)（PDN）電流密度、電遷移可靠性等核心驗證環(huán)節(jié)；
4. 負(fù)責(zé)對接EDA廠商與Foundry，評估新工具、新工藝節(jié)點(diǎn)的流程適配性，解決工具版本迭代、PDK遷移中的兼容性問題，持續(xù)優(yōu)化流程性能；
任職要求
1、學(xué)歷專業(yè)：本科及以上學(xué)歷，微電子、電子工程、計算機(jī)、集成電路等相關(guān)專業(yè)。
2、工作經(jīng)驗：3年以上數(shù)字中后端設(shè)計經(jīng)驗，有先進(jìn)工藝流片經(jīng)驗者優(yōu)先；優(yōu)秀應(yīng)屆生亦可；
技能要求，滿足其一即可：
? 熟悉RTL到GDSII的IC全流程，熟悉Synopsys/Cadence等主流EDA工具（如Innovus、ICC2、FC、PrimeTime、Calibre等）；
? 深入理解STA方法學(xué)與時序約束編寫，具備時序收斂、低功耗設(shè)計（Low Power Check）及形式驗證（Formality/Conformal）經(jīng)驗；
? 熟練使用Mentor Calibre、Synopsys ICV等主流PV EDA工具，能獨(dú)立完成模塊級或全芯片DRC/LVS/ERC/PERC等驗證及Sign-Off；
? 熟練使用Ansys RedHawk/RedHawk-SC、Cadence Voltus等主流IREM分析工具，能獨(dú)立完成全芯片動靜態(tài)IR Drop、EM仿真及簽核；
? 熟練掌握TCL/Shell/Python等腳本語言，能獨(dú)立編寫自動化工具提升設(shè)計效率；
? 有大規(guī)模芯片、NPU/CPU/GPU等后端實(shí)現(xiàn)經(jīng)驗者優(yōu)先。