職位描述:
1.承擔(dān)項目的FPGA接口設(shè)計及實現(xiàn)工作:
2.根據(jù)項目需求完成邏輯軟件工程文檔的編寫:
3.參與所在產(chǎn)品的接口、整機調(diào)試以及實驗;
4.配合團隊完成整個項目的研發(fā)。
任職資格:
1.通信、電子類專業(yè)本科及以上學(xué)歷,5年以上相關(guān)工作經(jīng)驗;
2.熟悉FPGA開發(fā)流程,掌握verilog語言,熟練運用vivado、modelsim等開發(fā)工具,
編碼習(xí)慣良好;
3.熟悉常見基本接口(如UART/I2C/SPI/LVDS等);
具有PCIe、SRIO、Aurora、JESD204B、DDR等常用IP調(diào)試經(jīng)驗者優(yōu)先;
4.具有良好的溝通協(xié)調(diào)、邏輯思考能力、團隊協(xié)作能力;
5.熟練閱讀各種英語資料。
薪資福利:入職五險一金、節(jié)假日福利、生日福利、年度體檢、加班補貼、出差補貼、餐補、交通補貼等。
上下班時間:工作日9:00--17:30,中午12:00--13:00為午休時間;周末雙休。