崗位職責(zé):
1. 開發(fā)基于 FPGA 原型系統(tǒng)的參考設(shè)計(jì);
2. 負(fù)責(zé)FPGA邏輯架構(gòu)方案、子模塊詳細(xì)方案設(shè)計(jì)及驗(yàn)證方案設(shè)計(jì)及優(yōu)化;
3. 承擔(dān)FPGA各類通用模塊的RTL代碼開發(fā)或模塊驗(yàn)證,實(shí)現(xiàn)計(jì)算核、cache、內(nèi)存控制器、各類算法、各類高速接口協(xié)議、各類通信協(xié)議的邏輯產(chǎn)品交付;
4. 負(fù)責(zé)硬件FPGA創(chuàng)新設(shè)計(jì),聚焦處理器、內(nèi)存、網(wǎng)絡(luò)、AI等芯片的體系架構(gòu)創(chuàng)新。
崗位要求:
1. 通信、電子、自動(dòng)化、計(jì)算機(jī)、集成電路等相關(guān)專業(yè)本科及以上學(xué)歷;
2. 至少 2 年以上的 RTL 設(shè)計(jì)經(jīng)驗(yàn),熟悉以下一門或多門語(yǔ)言:Verilog、SystemVerilog、Chisel或其他硬件描述語(yǔ)言;
3. 熟悉器件特性(Xilinx、Altera器件等),熟悉Vivado、Quartus等電路后端工具,熟悉VCS、Verdi等邏輯仿真工具;
4. 滿足以下任一條件者優(yōu)先:
(1)有扎實(shí)的數(shù)電功底或?qū)?shù)字電路興趣濃厚;
(2)熟悉一種或多種常用接口或通信協(xié)議(AXI、PCIe、I2C、Serdes、DDR、CAN等);
(3)了解高速設(shè)計(jì)、異步設(shè)計(jì)、仿真方法學(xué)等高端邏輯技術(shù);
(4)了解 FPGA 原型設(shè)計(jì)分割技術(shù),熟悉商業(yè) FPGA 分割工具的使用,同時(shí)也有手動(dòng)分割復(fù)雜 SoC 設(shè)計(jì)到多顆 FPGA 的經(jīng)驗(yàn);
(5)參加全國(guó)電子設(shè)計(jì)競(jìng)賽、研究生電子設(shè)計(jì)競(jìng)賽、挑戰(zhàn)杯等,有相關(guān)競(jìng)賽經(jīng)驗(yàn)。